

This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

출 원 번 호

특허출원 2002년 제 41370 호

Application Number

PATENT-2002-0041370

출 원 년 월 일

2002년 07월 15일 JUL 15, 2002

Date of Application

출 원 인 : 삼성전자 주식회사

Applicant(s)

SAMSUNG ELECTRONICS CO., LTD.



2002 LF

07 <sub>원</sub>

인

특

허

청

COMMISSIONER



【서지사항】

【서류명】 특허출원서

【권리구분】 특허

【수신처】 특허청장

【제출일자】 2002.07.15

【발명의 명칭】 스위칭 딜레이가 적은 영상왜곡보정장치

【발명의 영문명칭】 Apparatus for compansation convergence with low

switching delay

【출원인】

【명칭】 삼성전자 주식회사

【출원인코드】 1-1998-104271-3

【대리인】

【성명】 정홍식

【대리인코드】9-1998-000543-3【포괄위임등록번호】2000-046970-1

【발명자】

【성명의 국문표기】 이경근

【성명의 영문표기】LEE,KYOUNG GEÜN【주민등록번호】620507-1466710

【우편번호】 442-737

【주소】 경기도 수원시 팔달구 영통동 956 청명마을 벽산아파트

331동 1201호

【국적】 KR

【발명자】

【성명의 국문표기】 노정욱

【성명의 영문표기】ROH, CHUNG WOOK【주민등록번호】710910-1109014

【우편번호】 137-770

【주소】 서울특별시 서초구 반포본동 반포주공아파트 5-107

【국적】 KR \*\*

【발명자】

【성명의 국문표기】 이준환

【성명의 영문표기】LEE, JOON HWAN【주민등록번호】731028-1002316

【우편번호】

435-758

【주소】

경기도 군포시 오금동 875번지 퇴계주공 353동 506호

【국적】

KR

【심시청구】

청구

[취지]

특허법 제42조의 규정에 의한 출원, 특허법 제60조의 규정

에 의한 출원심사 를 청구합니다. 대리인

정홍식 (인)

【수수료】

【기본출원료】

20 면

29,000 원

【가산출원료】

17 면

17,000 원.

【우선권주장료】

0 건

0 원

【심사청구료】

10 항

429,000 원

【합계】

475,000 원

[첨부서류]

1. 요약서·명세서(도면)\_1통

1020020041370

출력 일자: 2002/7/27

#### 【요약서】

### [요약]

영상왜곡보정장치가 개시된다. 본 영상왜곡보정장치는, 컨버전스 요크를 제어하는 영상왜곡보정장치에 있어서, 디스플레이장치에 영상신호를 주자지 발생하는 컨버전스왜 곡을 보정하기 위한 컨버전스 보정값을 산출하되, 상기 컨버전스 요크가 갖는 위상 및이득을 보정하여 출력하는 보정값생성부, 컨버전스 보정값에 대해 D급 증폭을 수행하는 증폭부 및 디스플레이 장치에 부착되며, 증폭부에서 증폭된 컨버전스 보정값을 기초로 영상신호에 대응되는 전자범의 경로를 제어하는 컨버전스 요크를 포함한다. 이러한 영상왜곡보정장치에 의하면, 프로젝션 텔레비전과 같은 영상디스플레이장치에 사용되는 영상왜곡보정장치에 전력 효율이 좋고 열발생이 적은 D급 증폭기를 사용하면서도, D급 증폭기가 갖는 스위칭 딜레이와 스위칭 노이즈를 크게 감소시킬 수 있다.

### 【대표도】

도 4

#### 【색인어】

D급 증폭기, 컨버전스 보정, 컨버전스 요크, 프로젝션 텔레비전, 피드백

#### 【명세서】

### 【발명의 명칭】

스위칭 딜레이가 적은 영상왜곡보정장치{Apparatus for compansation convergence with low switching delay}

#### 【도면의 간단한 설명】

도 1은 종래의 영상왜곡보정장치의 블록개념도,

도 2는 D급 증폭기를 개념적으로 설명하기 위한 도면,

도 3은 도 2의 D급 증폭기의 입력과 출력파형의 관계를 나타내는 파형도,

도 4는 본 발명에 따른 보정값생성부를 갖는 영상왜곡보정장치의 일실시예에 따른 블록개념도,

도 5은 도 4에 도시된 보정값생성부의 상세한 블록개념도,

도 6a는 도 5에 도시된 비교부의 동작원리를 설명하는 도면이고, 도 6b는 펄스파생성부의 출력파형을 도시한 도면,

도 7a는 도 5에 도시된 합성부에 의해 제어되는 제어대상인 플랜트(PLANT)를 도시한 것이고, 도 7b는 D급 증폭기를 모델링한 도면,

도 8은 상태방정식을 매트랩(matlab)에 입력후 컨버전스 요크에 대한 개루프특성을 시뮬레이션한 결과에 따른 보데선도,

도 9는 본 발명에 따른 합성부의 일실시예,

도 10은 합성부의 주파수 특성을 도시한 보데선도.

도 11은 피드백제어부가 갖는 전달함수에 의해 보상된 결과를 도시한 보데선도,

1020020041370

도 12는 합성부에 의한 컨버전스 요크의 전류특성을 합성부의 사용 여부에 따라 비교하여 도시한 비교도, 그리고

도 13은 본 발명에 따른 영상왜곡 보정장치를 이용한 영상왜곡 보정방법의 바람직한 실시예를 도시한 순서도이다.

\*도면의 주요 부분에 대한 부호의 설명\*

40 : 영상신호처리부 50 : 보정값생성부

51 : 컨버전스모듈 52 : 삼각파생성부

53 : 합성부 54 : 비교부

55 : 필스파 생성부 . 60 : D급 증폭기

70 : 저역통과필터. 80 : 컨버전스 요크

81: 컨버전스 요크코일 82: 댐핑저항

90 : 피드백센싱부

### 【발명의 상세한 설명】

### 【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

- <22> 본 발명은 컨버전스 증폭기를 제어하는 영상왜곡보정장치에 관한것으로, 특히, D급 증폭기를 사용시 발생하는 위상지연 및 노이즈를 감소시키는 영상왜곡보정장치에 관한 것이다.
- <2>> 일반적으로, 프로젝션 텔레비전과 같은 영상디스플레이장치는 적색, 청색,

녹색의 CRT가 투사하는 영상을 하나로 합쳐서 완전한 영상을 구현한다. 이때, 적색, 청색, 녹색의 CRT가 하나의 촛점에 정확히 맞도록 각각의 CRT에 부착되는 컨버전스 요크코일에 소정의 전류를 가하며, 가해진 전류에 의해 컨버전스 요크코일의 자계를 변화시켜 각각의 CRT에서 투사되는 영상의 촛점을 일치시키는 것을 컨버전스 보정이라 한다. 컨버전스 보정은, 컨버전스 보정을 위한 필스신호를 증폭하여 컨버전스 요크코일을 구동하기 위해 통상 A, B, C급의 아날로그 증폭기를 사용하여 이루어진다.

- <24> 도 1은 종래의 영상왜곡보정장치의 블록개념도를 도시한 것이다.
- 도시된 영상왜곡보정장치는, 영상신호처리부(11), 보정값생성부(12), 연산증폭기(13), 피드백저항(14) 및 CRT(20)에 내장되는 컨버전소 요크(21)를 갖는다.
- <26> 영상신호처리부(11)는 외부에서 수신된 방송신호를 처리하여 영상신호, 수직 및 수평동기신호를 출력한다. 영상신호처리부(11)는, 영상신호를 CRT(20)로 출력하고 수직 및 수평동기신호는 보정값생성부(12)로 출력한다.
- 보정값생성부(12)는 수평 및 수직동기신호에 기초하여 영상신호에 대한 컨버전스 보정을 위한 컨버전스 보정값을 산출한다. CRT(20)의 화면을 구성하는 각각의 수평동기 신호마다 기설정된 영상왜곡보정값과 피드백저항(14)으로 부터 입력된 전압을 합성하여 컨버전스 보정값을 산출한다.
- 28> 연산증폭기(13)는 컨버전스 보정값을 증폭하여 대전력 신호가 되도록 증폭한다. 통상적으로, 컨버전스 요크(21)에 내장되는 컨버전스 요크 코일(21a)은 고압, 고전류에 의해 구동되어 자계를 형성하고, 형성된 자계에 의해 전자범의 경로를 변환한다. 이에 따라, 연산증폭기(13)는 전류 및 전압을 선형증폭하는 A급, B급 및 C급 증폭기 중 하나

가 주로 사용된다. 피드백저항(14)은 컨버전스 요크코일(21a)을 관통하는 전류에 대한 전압값을 연산증폭기(13)로 피드백하여 연산증폭기(13)의 증폭도를 가감하게 된다. 한 편, 전술한 A급, B급, 및 C급 증폭기는 전류 및 전압을 선형증폭하기 위하여 파워 트랜 지스터(Power Transistor)로 증폭단을 구성한다. 파워 트랜지스터는 선형소자로서 출력 전압을 피드백시, 응답속도가 빠르고 노이즈가 적은 장점이 있는 반면, 전류 구동용 소 자라는 특성상 턴-온 저항이 크고 전력소모가 크다는 단점이 있다. 통상 파워 트랜지스터의 전력 효율은 50%를 넘지 못하며, 나머지는 열로 변환된다. 이에 따라, A급, B급 및 C급의 증폭단을 갖는 연산증폭기는 소모되는 전력에 따른 거대한 히트싱크(heat sink)를 구비해야 하는 문제점이 있다. 이는 영상디스플레이장치의 부피와 무게를 증가시킴은 물론, 히트싱크에서 발생되는 열에 의해 시스템의 안정성을 떨어뜨리게 된다.

상기한 문제점을 해결하기 위하여 본 출원인은 대한민국 특허 출원

10-2002-0024207호에 "D급 증폭기를 이용하여 컨버전스왜곡을 보정할 수 있는 영상왜곡보정장치"를 출원한 바 있다. 출원된 영상왜곡보정장치는 도 1의 A, B, C급 증폭기를 디지털 필스신호에 응답하여 증폭작용을 하는 D급증폭기로 구현한다. D급증폭기는 전력효율이 90%에 이르므로 열발생이 대폭 감소한다. 이에 따라, D급 증폭기는 소형의 히트 싱크를 장착하여도 되므로 영상왜곡보정장치에 이를 내장시, 제품의 크기를 대폭 감소시킬 수 있으며, 전력효율이 우수하다. 반면, D급 증폭기는 NMOS 트랜지스터가 교대로 턴-온 되는 원리에 의하여 증폭동작을 수행하므로 NMOS 트랜지스터가 교대로 턴-온, 턴-오프되는 시점에 출력단이 소정 전위레벨로 도달하는데 소정 시간을 필요로 한다. 이러한 시간에 의해 스위칭 딜레이가 발생하며, 딜레이된 신호에 의해 컨버전스 요크를 제어시 응답속도가 떨어지게 된다.

- SO> 도 2는 D급 증폭기를 개념적으로 설명하기 위한 도면이다.
- 도시된 D급 증폭기는 소정의 진폭과 듀티비를 갖는 필스에 응답하는 두개의 NMOS트 랜지스터(31, 32)로 이루어진다. D급 증폭기는 동일한 듀티비와 진폭을 갖되, 위상이 서로 반대되는 두개의 필스에 응답하여 교대로 턴-온되는 스위칭 동작을 수행한다. 이에 따라, 전술한 바와 같이, 교대로 턴-온 되는 시점에 출력전압(Vout)이 논리 "하이" 또는 논리 "로우"가 되는데 소정의 시간을 필요로 한다.
- <32> 도 3은 도 2의 D급 증폭기의 입력과 출력파형의 관계를 나타내는 파형도이다.
- 도시된 바와 같이, 입력펄스(CMD)에 응답하는 D급 증폭기의 출력단(Vout)에서 출력되는 출력전류의 파형(Iout)이 소정시간 딜레이 되는 현상이 발생한다. 도시된 A지점은 입력펄스(CMD)가 소정의 전위 레벨을 유지하는 데 비하여, D급 증폭기의 출력전류 (Iout)는 소정 전류레벨로 천이하는 과정에 있다. 이에 따라, D급 증폭기의 출력지연에 따른 컨버전스 요크코일(21a)의 체어가 늦어지는 문제점이 발생한다.

### 【발명이 이루고자 하는 기술적 과제】

<34> 본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은, D 급 증폭기가 갖는 스위칭 딜레이를 최소화하는 영상왜곡보정장치를 제공함에 그 목적이 있다.

# 【발명의 구성 및 작용】

장 상기한 목적은 본 발명에 따라, 컨버전스 요크를 제어하는 영상왜곡보정장치에 있어서, 디스플레이장치에 영상신호를 주사시 발생하는 컨버전스왜곡을 보정하기 위한 컨버전스 보정값을 산출하되, 컨버전스 요크가 갖는 위상 및 이득을 보정하여 출력하는 보

정값생성부, 컨버전스 보정값에 대해 D급 증폭을 수행하는 증폭부 및 디스플레이 장치에 부착되며, 증폭부에서 증폭된 컨버전스 보정값을 기초로 영상신호에 대응되는 전자빔의 경로를 제어하는 컨버전스 요크에 의해 달성된다.

- 36> 바람직하게는, 보정값생성부는, 디스플레이장치에 인가되는 수평 및 수직동기신호에 동기되어 기설정된 컨버전스 왜곡값을 출력하는 컨버전스모듈, 삼각파를 생성하는 삼 각파생성부, 컨버전스 왜곡값과 피드백제어부로 부터의 출력을 합성하는 합성부, 합성부에서 출력되는 컨버전스 왜곡값과 삼각파의 전위레벨을 비교하는 비교부 및 비교부의 비교결과에 따라 필스폭 변조신호를 생성하는 필스 생성부를 포함한다.
- 시하의 출력과 상기 컨버전스 왜곡값을 각각 부(-)입력과 정(+)입력으로 하는 제1저항, 제1 저항의 출력과 상기 컨버전스 왜곡값을 각각 부(-)입력과 정(+)입력으로 하는 연산증폭기, 연산증폭기의 부(-)입력단자와 연산증폭기의 출력단에 직렬로 연결되는 제2저항 및 제1커패시터 및 연산증폭기의 부(-)입력단자와 연산증폭기의 출력단에 병렬로 연결되는 제2커패시터 및 제3저항을 포함한다.
- <38> 바람직하게는, 합성부는, 2폴(POLE) 1제로(ZERO)의 제어특성을 갖는다.
- <39> 바람직하게는, 합성부는,

$$H(S) = \frac{Z3}{R1} = \frac{R3 \cdot R2 \cdot C1S + R3}{R1R2R3C1C2S^2 + (R1 \cdot R3 \cdot C2 + R1 \cdot R2 \cdot C1 + R1 \cdot R3 \cdot C1)S + R1}$$

- <41> 의 전달함수를 갖는다.
- (42) 바람직하게는, 컨버전스 요크와 보정값생성부 사이에 마련되며, 컨버전스 요크에서 출력되는 노이즈를 차동증폭에 의해 감소시키는 피드백센싱부를 더 포함한다.

- <43> 바람직하게는, 증폭부와 컨버전스 요크 사이에 마련되며, 증폭부의 노이즈를 기설 정된 값에 따라 소정량 감소시키는 저역통과필터를 더 포함한다.
- 44> 상기한 목적은 본 발명에 따라, 컨버전스 요크를 제어하는 영상왜곡보정방법에 있어서, 디스플레이장치에 영상신호를 주사시 발생하는 컨버전스왜곡을 보정하기 위하여 컨버전스 요크가 갖는 위상 및 이득특성을 고려한 컨버전스 보정값을 산출하는 단계, 보정값에 응답하여 D급 증폭을 수행하는 단계 및 D급 증폭에 의해 소정의 자계를 형성하고, 형성된 자계에 의해 영상신호에 대응되는 전자범의 경로를 제어하는 단계에 의해 달성된다.
- (45) 바람직하게는, 전자범의 경로를 제어하는 단계는, 자계를 형성한 전류에 대한 노이 조를 제거하는 단계를 더 포함한다.
- (46) 바람직하게는, D급 증폭을 수행하는 단계는, 증폭된 상기 컨버전스 보정값을 저역 통과 필터링하는 단계를 더 포함한다.
- <47> 이하, 도면을 참조하여 본 발명을 상세히 설명한다.
- <48> 도 4는 본 발명에 따른 보정값생성부를 갖는 영상왜곡보정장치의 일실시예에 따른 블록개념도이다.
- <49> 도시된 영상왜곡보정장치는, 영상신호처리부(40), 보정값생성부(50), D급 증폭기 (60), 저역통과필터(L.P.F)(70), 컨버전스 요크(80), 및 피드백센성부(90)를 갖는다.
- <50> 영상신호처리부(40)는 외부에서 수신된 방송신호로부터 영상신호, 수직 및 수평동 기신호를 검출한다. 검출된 영상신호는 컨버전스 요크(80)를 내장하는 CRT로 전송하여

화면상에 디스플레이하고, 검출된 수평 및 수직동기신호는 보정값생성부(50)로 출력한다

보정값생성부(50)는 스위칭 동작에 의해 증폭동작을 하는 D급 증폭기(60)를 구동하기 위한 소정의 필스폭 변조신호를 출력한다. 출력되는 필스폭 변조신호는 영상신호처리부(40)에서 출력되는 수직 및 수평주파수에 동기되어 출력된다.

- <52> D급 증폭기(60)는 보정값생성부(50)에서 출력된 펄스폭 변조신호에 응답하여 D급 증폭을 수행한다.
- <53> 저역통과필터(L.P.F)(70)는 D급 증폭기(60)에서 출력되는 고주파 스위칭노이즈를 감소시킨다.
- 전비전스 요크(80)는 프로젝션 텔레비전(Projection Television)과 같은 영상디스 플레이장치에서 RGB영상을 투사하기 위한 CRT에 부착되며, D급 증폭기(60)에서 출력되는 전압 및 전류에 응답하여 부착된 CRT에 소정의 자계를 가한다. 이에 따라, CRT에서 투 사되는 RGB영상의 괘적을 보정한다.
- 되는 지도백센성부(90)는 컨버전스 요크(80)에서 출력되는 전류에 대한 전압값을 차동증 폭하여 저역통과필터(L.P.F)(70)에서 제거되지 않은 스위칭노이즈를 제거한다. 이에 따라, 노이즈가 제거된 전압을 보정값생성부(50)로 피드백함으로서, 스위칭노이즈에 의하여 보정값생성부(50)가 오동작하지 않도록 한다.
- <56> 도 5은 도 4에 도시된 보정값생성부(50)의 상세한 블록개념도를 도시한 것이다.
- <57> 도시된 보정값생성부(50)는 컨버전스모듈(51), 삼각파생성부(52), 합성부(53), 비교부(54) 및 필스파생성부(55)를 갖는다.

1020020041370

전비전스모듈(51)은 영상신호처리부(40)에서 출력되는 수평 및 수직동기신호에 동기되어 기설정된 컨비전스 왜곡값을 출력한다. 여기서, 기설정된 값은 프로젝션 텔레비전과 같은 영상디스플레이장치가 갖는 컨버전스 왜곡을 미리 계산한 값을 말하며, 바람직하게는, 컨버전스모듈(51)에서 출력되는 컨버전스 왜곡값의 출력화형은 화라볼릭 (parabolic)파의 형태를 갖는다.

- <59> 삼각파생성부(52)는 기설정된 주파수 및 진폭에 따라 삼각파를 출력한다.
- \*60> 합성부(53)는, 컨버전스모듈(51)에서 출력되는 컨버전스 왜곡값과 피드백센싱부 (90)로 부터의 전압을 입력하여 합성한다. 이때, 합성부(53)는 컨버전스 요크(80)가 갖는 위상 및 이득특성을 고려하여 이를 보정후 출력한다. 여기서, 합성부(53)가 이득 및 위상특성을 보정하는 과정은 차후 설명하기로 한다.
- '61' 비교부(54)는 합성부(53)에서 출력되는 컨버전스 왜곡값과 삼각파의 전위 레벨의 차이를 비교한다.
- (62) 펄스파생성부(55)는 비교부(54)의 비교결과에 따라 소정의 진폭과 주기를 갖는 펄스폭 변조신호(PWM)를 생성한다. 생성된 펄스폭 변조신호는 D급 증폭기(60)의 입력이되며, D급 증폭기가 갖는 소정의 증폭도에 따라 증폭된다.
- <63> 도 6a는 도 5에 도시된 비교부(54)의 동작원리를 설명하는 도면이고, 도 6b는 펼스 파생성부(55)의 출력파형을 도시한 것이다.
- 도 6a에 도시된 바와 같이, 컨버전스 왜곡값을 기준으로 ①구간과 ③구간의 비교결과는 컨버전스 왜곡값의 전위레벨이 삼각파보다 높고, ②구간은 컨버전스 왜곡값이 삼각파와 전위레벨이 같거나 작음을 볼 수 있다. 이에 따라, 이러한 전압신호를 펼스파 생

성부(55)에 인가하면 도 6b에 도시된 바와 같이, 펄스파생성부(55)는 비교부(54)의 비교 결과에 따라 소정의 주기와 진폭을 갖는 펄스폭 변조신호를 생성하게 된다.

본 영상왜곡보정장치에 있어서, 플랜트는 D급 증폭기(60), 저역통과필터 (L.P.F)(70) 및 컨버전스 요크(80)가 해당된다. 여기서, D급 증폭기(60)는 전원을 스위 칭하는 기능만을 가지므로 저역통과필터(L.P.F)(70)와 컨버전스 요크(80)를 모델링한후 언급하기로 한다. 이에 따라, 저역통과필터(L.P.F)(70)를 D급 증폭기(60)의 출력단에 직렬 연결되는 코일(Lf)과, 코일(Lf)의 출력단과 접지단 사이에 연결되는 커패시터(Cf) 의 조합이라 가정하면, 플랜트(PLANT)는 D급 증폭기(60)의 출력단에 직렬 연결되는 코일 (Lf), 코일(Lf)의 출력단과 접지단 사이에 연결되는 커패시터(Cf), 코일(Lf)의 출력단과 접지단 사이에 직렬로 연결되는 컨버전스 요크코일(Lcy), 저항 Rf 및 저항 R 과, 저항 Rf과 R이 공동으로 연결되는 노드와 코일(Lf)과 컨버전스 요크코일(Lcy)이 공동으로 연 결되는 노드에 연결되는 저항 rd로 구성된다. 여기서, 코일(Lf)과 커패시터(Cf)는 저역 통과필터(L.P.F)(70)를 모델링 한것이고, 저항 Rf은 저항 91, 저항 R은 저항 92, 저항 rd는 컨버전스 요크코일(81)에 누적되는 자계를 소모시키기 위한 댐핑저항(82)를 나타낸

67> 상기한 플랜트를 모델링하는 목적은, 컨버전스 요크코일(Lcy)의 이득 및 위상특성을 얻는데 있다. 따라서, 컨버전스 요크코일(Lcy)의 이득 및 위상특성에 영향을 미치는 커패시터(Cf)와 코일(Lf)에 걸리는 전압 및 전류 및 컨버전스 요크코일(Lcy)의 전류면 화를 구한후, 모델링 대상인 컨버전스 요크코일(Lcy)을 관통하는 전류(iLcy)를 변화시킬 수 있는 요소, 예컨데, 코일(Lf)의 시간당 전류변화량(dif/dt), 컨버전스 요크코일 (Lcy)의 시간당 전류변화량(diLcy/dt) 및 커패시터(Cf) 양단의 전압변화량(dVcf/dt)을 구한다. 이어서, 구해진 세개의 식을 매트랩(matlab)과 같은 수학, 공학용 프로그램 툴 (tool)에 의해 컨버전스 요크코일(Lcy)에 인가되는 주파수에 따른 이득 및 위상특성을 보데선도를 이용하여 분석하고 이를 토대로 도 5에 도시된 합성부(53)를 설계하도록 한다.

- <68> 먼저, 코일(Lf)의 시간당 전류변화량을 구하는 과정은 다음과 같다.
- <69> 코일(Lf)에 인가되는 전압을 DVdd라 하면,
- <70> DVdd = Lf dif/dt + Vcf 이므로, 전류 변화량(dif/dt)는 아래의 수학식 1과 같다.
- <72> 여기서, 코일(Lf)에 인가되는 전압 DVdd는 전체 주기(D)에 걸쳐 Vdd의 전압을 가지는 것을 의미한다. 또한, if는 코일(Lf)를 관통하는 전류를 의미하고, Vcf는 커페시터 (Cf)양단에 걸리는 전압을 뜻한다.
- <73> 다음으로, 컨버전스 요크코일(Lcy)의 시간당 전류변화량(diLcy/dt)을 구하면 아래의 수학식 2와 같다.
- <74> 【수학식 2】 Vcf=R·i+id·rd=id·rd+R(id+iLcy)
- <75> 수학식 2를 정리하면 아래의 수학식 3이 된다. 여기서, rd는 컨버전스 요크코일 (Lcy)에 누적되는 자계를 소모시키기 위한 댐핑(damping)저항이며, id는 댐핑저항을 관통하는 전류를 의미한다.

<76> 
$$[수학식 3] \quad id = \frac{Lcy}{rd} \cdot \frac{diLcy}{dt} + \frac{Rf}{Rd} \cdot iLcy$$

<77> 수학식 3을 수학식 2에 대입 후, diLcy/dt에 관하여 정리하면 아래의 수학식 4를 얻는다.

- <79> 다음으로, 커패시터(Cf) 양단의 천압변화량(dVcf/dt)을 구하기 위해 커패시터(Cf) 를 관통하는 전류(iCf)를 먼저 구하면 아래의 수학식 5와 같다.
- <80>  $[수학식 5]. icf=Lf \cdot \frac{dVcf}{dt} = if -i = iRf iLcy ird$
- <81> 여기서, ird는

$$-(\frac{1}{rd}) \cdot \frac{diLcy}{dt} \cdot Lcy + \frac{Rf}{rd} \cdot iLcy$$

<83> 이므로 이를 수학식 5에 대입후 dVcf/dt에 관해 정리하면, 아래의 수학식 6이된다.

<85> 가 된다. 여기서, diLcy/dt는 수학식 4에서 구해진 값이므로 이를 대입해서 다시 정리하면 아래의 수학식 7이 된다.

- 생기한 수학식 1, 수학식 4 및 수학식 7을 상태방정식으로 변환하면 아래의 수학식 8이 얻어진다.

1020020041370

출력 일자: 2002/7/27

$$\begin{bmatrix} \frac{dif}{dt} \\ \frac{diLcy}{dt} \\ \frac{dVef}{dt} \end{bmatrix} = \begin{bmatrix} 0 & 0 & \frac{-1}{Lf} \\ 0 & \frac{Rf \cdot (R+rd) + R \cdot rd}{(R+rd) \cdot Lcy} & \frac{rd}{(R+rd) \cdot Lcy} \\ \frac{1}{Cf} & \frac{rd}{(R+rd) \cdot Cf} & \frac{1}{(R+rd) \cdot Cf} \end{bmatrix} \begin{bmatrix} \text{if } \\ iLcy \\ Vef \end{bmatrix} + \begin{bmatrix} \frac{1}{Lf} \\ 0 \\ 0 \end{bmatrix} + [DVdd \ 0 \ 0]$$

<89> 수학식 8에서 얻어진 상태방정식은 D급 증폭기(60)의 스위칭 특성을 고려하지 않고 모델링 된 상태방정식이다. 즉, D급 증폭기를 아날로그 선형증폭기처럼 모델링한 대신 호 모델이다. 이를 스위칭 특성을 갖는 소신호 모델로 변환하고자 하면, 수학식 1에서 얻어진 코일(Lf)에 인가되는 전압(DVdd)에 관한 식을 아래의 수학식 9와 같이 변경한다.

- <91> 수학식 9는 수학식 1의 코일(Lf)의 시간당 전류변화량을 D급 증폭기(60)의 스위칭 동작을 고려하여 변화시킨 것이다.
- <92> 여기서, D급 증폭기(60)의 스위칭 동작을 고려한 (2D-1)Vdd/Lf 를 잠시살펴보기로 한다.
- 도 7b에 도시된 바와 같이, 전원 Vdd가 출력되는 기간을 D라 할때, 접지전압 Vss가 출력되는 기간은 1-D가 되며, 이를 전원 Vdd가 출력되는 기간에서 접지전압 Vss가 출력되는 기간을 빼면, D급 증폭기(60)의 스위칭 동작에 의해 전원 Vdd 가 출력되는 기간은 (D-(1-D)), 즉 2D-1과 같다. 즉, D급 증폭기(60)의 스위칭 동작을 고려한 최종 모델링은 수학식 9를 수학식 8에 적용하여 구하면 된다.
- <94> 이에 따라, 최종적으로 구해지는 모델은 아래의 수학식 10과 같다.

1020020041370

(95) 
$$\begin{bmatrix} \frac{dif}{dl} \\ \frac{diLcy}{dl} \\ \frac{dVcf}{dl} \end{bmatrix} = \begin{bmatrix} 0 & 0 & -\frac{1}{Lf} \\ 0 & \frac{Rf \cdot (R+rd) + R \cdot rd}{(R+rd) \cdot Lcy} & \frac{rd}{(R+rd) \cdot Lcy} \\ \frac{1}{Cf} & -\frac{rd}{(R+rd) \cdot Cf} & -\frac{1}{(R+rd) \cdot Cf} \end{bmatrix} \begin{bmatrix} if \\ iLcy \\ Vcf \end{bmatrix} + \begin{bmatrix} \frac{1}{Lf} \\ 0 \\ 0 \end{bmatrix} \begin{bmatrix} Vdd \end{bmatrix} + \begin{bmatrix} \frac{2Vdd}{Lf} \\ 0 \\ 0 \end{bmatrix}$$

<96> 여기서, 초기값 vo는

<97> 
$$vo=[0\ 1\ 0]\begin{bmatrix} if \\ iLcy \\ Vcf \end{bmatrix}$$

<98> 이다. 상기한 바와 같은 상태방정식을 매트랩(matlab)과 같은 수학 및 공학용 프로그램을 사용하여 보데선도를 구하면 도 8과 같은 이득 및 위상특성을 갖는다.
여기서, 수학식 10의 상태방정식에 대입되는 각각의 소자 값은 다음과 같다.

$$<99>$$
 Lf = 21.5uH,

$$<100>$$
 Cf = 17.5pF,

$$<101>$$
 Lcy = 60 uH,

$$<102>$$
 rd =  $75\Omega$ 

<103> 
$$R = 4.7\Omega$$

$$<104>$$
 Rf =  $0.1\Omega$ 

<105> 도 8은 상기한 상태방정식을 매트랩(matlab)에 입력후 컨버전스 요크(80)에 대한 개루프(open loop)특성을 시뮬레이션한 결과를 도시한 것이다.

<106> 도시된 바와 같이, 2 ×10<sup>6</sup> rad/s, 즉 31.7kb의 주파수에서 이득감소가 심화되며, 위상은 이보다 더 낮은 주파수에서 급격히 감소되는 것을 볼 수 있다. 여기서, D급 증 폭기에 입력가능한 주파수를 2 ×10<sup>6</sup> rad/s라 할때, 이러한 이득감소는 컨버전스 요크(80)

를 제어하기 위한 합성부(53)의 응답속도를 감소시킨다. 또한, 위상특성의 악화는 전체 시스템의 안정성을 떨어트린다. 예컨데, 위상이 -270°이하로 내려가면 전체 시스템(예 컨데 영상왜곡보정장치)이 발진을 일으킨다. 도시된 위상그래프는 2 ×10<sup>6</sup>rad/s에서 -180의 위상마진을 가진다.

107> 도 9는 도 8의 시뮬레이션 결과를 고려하여 2000rad/s및 10<sup>6</sup>rad/s에서 두개의 폴 (POLE)을 가지고, 2 ×10<sup>4</sup>rad/s에서 하나의 제로(ZERO)를 갖는 합성부(53)의 일실시예를 나타낸다.

도시된 합성부(53)는, 도 8의 시뮬레이션 결과에서 언급된 문제점, 즉, 2 內06 rad/s 이하의 주파수에서 이득이 급격히 낮아지는 문제와, 2 內06rad/s 이하의 주파수 영역에서 위상이 급격히 낮아지는 문제점을 해결한다. 합성부(53)는 수학식 10에 기재된 상태방정식을 매트랩(matlab)과 같은 공학, 수학용 프로그램에 의해 시뮬레이션 하여 얻은 컨버전스 요크(80)의 이득 및 위상특성을 고려하여 컨버전스 요크(80)의 위상특성이 2 內04 rad/s 주파수 대역까지 평란한 이득 및 위상특성을 갖도록 합성부(53)를 설계한다. 즉, 도 8에서, 이득이 낮아지는 지점보다 조금 낮은 주파수(예컨데 2000rad/s)에서 이득을 끌어올리는 풀(POLE)과, 이득 및 위상 그래프가 목표하는 주파수(예컨데, 2 內46 rad/s)까지 평란하게 지속되도록 하는 제로(ZERO) 및 원하지 않는 주파수(예컨데, 2 ×106 rad/s을 넘는 주파수)에서의 이득을 감소시키는 풀(POLE)을 갖는다. 이와 같은 주파수 특성, 즉 2 內06 rad/s까지의 주파수 특성을 얻기 위한 각각의 소자값은 다음과 같다.

<109> R1 =  $40k\Omega$ , R2 =  $220k\Omega$ , R3 =  $180k\Omega$ , C1 = 220pF, C2 = 5nF

- \*\*\* 한편, 합성부(53)의 입출력 특성, 즉 전달함수는 연산증폭기(53)의 입출력 임피던 스의 비에 의해 구할 수 있다. 이에 따라, 연산증폭기(53a)의 부(-)입력단과 출력단 사이에 연결되는 저항(R3)과 커패시터(C2)에 의한 임피던스와, 연산증폭기(53a)의 부(-)입력단과 출력단 사이에 직렬 연결되는 저항(R2)과 커패시터(C1)의 임피던스를 각각 구하여 이를 합산하고, 이를 토대로 전달함수를 구하도록 한다.
- <111> 먼저, 저항(R3)과 커패시터(C2)에 의한 임피던스(Z1)는 아래의 수학식 11과 같다.

- (114>  $\frac{1}{Z(total)} = \frac{1}{Z1} + \frac{1}{Z2} = \frac{(1+R3 \cdot C2S)(R2 \cdot C1S+1) + R3 \cdot C1S}{R3 \cdot R2 \cdot C1S + R3}$
- <115> 수학식 12의 분모와 분자를 뒤집어 임피던스 Z(total)을 구하고 이를 입력저항 R1
  으로 나누면 아래의 수학식 13과 같은 전달함수를 구할 수 있다.
- <117> 도 10은 수학식 13에서 구해진 전달함수를 갖는 합성부(53)의 주파수 특성을 도시한 보데선도이다.
- <118> 도시된 바와 같이, 2 ×10<sup>6</sup>rad/s의 주파수 영역까지는 개루프이득에 비하여 폐루프이득이 약 10db정도 향상되며, 평탄한 주파수 및 이득특성을 보여준다. 또한, 10<sup>9</sup>rad/s

1020020041370

의 주파수에서는 개루프와 페루프 사이의 위상이 90°차이가 난다. 즉, 페루프가 개루프에 비해 90°정도의 위상마진을 더 가지며, 더 안정적임을 의미한다.

- <119>도 11은 피드백제어부가 갖는 전달함수에 의해 보상된 결과를 도시한 보데선도이다.
- <120> 도시된 바와 같이, 컨버전스 요크코일(91)의 주파수 특성을 본 합성부(53)가 갖는 이득 및 위상특성에 의해 컨버전스 요크(80)의 이득 및 위상특성을 보상하여 2 ×10<sup>6</sup>의. 주파수까지 평탄한 이득특성을 갖는다. 이에 비해, 위상특성은 2000rad/s에서 다소 악화되는 특징을 가지나, 전체적으로는 목표한 주파수(예컨데, 2 ×10<sup>6</sup>rad/s)까지는 평탄한 특성을 보인다.
- <121> 여기서 목표한 주파수를 2 內 60 6 rad/s로 설정한 이유는, D급 증폭기(60)에 인가할 필스의 주파수가 2 內 6 rad/s까지인것에 따른 것으로, 본 실시예에서 설명하지 않더라도 제어 목표 주파수에 증감함에 따라 본 실시예에서 제시한 것 이외의 저항 및 커패시터 값을 가질 수 있다.
- <122> 도 12는 합성부(53)에 의한 컨버전스 요크코일(81)의 전류특성을 합성부(53)의 사용 여부에 따라 비교하여 도시한 것이다.
- <123> 도시된 그래프의 상단은 합성부(53)를 사용하지 않는 경우의 그래프이고, 하단의 그래프는 합성부(53)를 사용하였을 경우의 특성을 나타낸다.
- <124> 도시된 바와 같이, 합성부(53)를 사용하지 않은 경우, B점에의 전류파형이 컨버전스모듈(51)에서 출력되는 전류파형에 비해 지연되며, 합성부(53)를 사용한 경우, B점에서의 전류파형이 컨버전스모듈(51)에서 출력되는 전류파형에 거의 근접함을 볼 수 있다.

이는, 2000rad/s의 주파수에서 전술한 제어방법에 따라, 폴(POLE)을 설정하였기 때문이며, 2 ×106rad/s의 주파수에 설정한 또다른 폴(POLE)에 의해 고주파 영역의 스위칭 노이즈가 제거됨으로서 노이즈 또한 적다.

<125> 도 13은 본 발명에 따른 영상왜곡 보정장치를 이용한 영상왜곡 보정방법의 바람직한 실시예를 도시한 순서도이다.

먼저, 컨버전스모듈(51)로 부터 기설정된 컨버전스 왜곡값과, 피드백센싱부(90)로 부터의 피드백값에 기초하여 펄스파형을 갖는 컨버전스 보정값을 산출한다(S100). 다음 으로, 컨버전스 요크(80)가 갖는 위상 및 이득특성을 고려하여 컨버전스 보정값을 보정 한다(S200). 다음으로, D급 증폭기(60)는 필스파형의 컨버전스 보정값에 대해 D급 증폭 을 수행한다(S300). 컨버전스 보정값을 D급 증폭 함으로서 본 영상왜곡 보정방법은 저 발열, 고효율의 증폭특성을 갖는다. 다음으로 증폭된 컨버전스 보정값에 대해 기 설정 된 값에 따라 저역통과 필터링한다(S400). 다음으로, 필터링된 컨버전스 보정값에 의해 컨버전스 요크(80)를 구동하여 소정의 자계를 형성하고, 형성된 자계에 의해 CRT에서 투사되는 전자범의 경로를 제어한다(S500). 이때, 컨버전스 요크(80)로 인가되는 컨버 전스 보정값은 D급 증폭기(60)의 스위칭 출력에 따른 컨버전스 요크(80)의 위상 및 이득 특성을 고려한 값이므로, D급 증폭기(60)의 스위칭 출력에 의한 스위칭 딜레이의 영향 을 거의 받지 않게된다. 다음으로, 컨버전스 요크 코일(81)에서 자계를 형성한 전류에 대한 전압값을 구하고, 이를 차동증폭하여 전류에 포함된 노이즈를 제거한다(S600). 마 지막으로, 노이즈가 제거된 전압값을 보정값생성부(50)로 피드백한다(S700). 전술한 바 와 같이, 본 영상왜곡장치는 D급 증폭기를 사용하여 저발열, 저전력소모를

실현하면서도, 종래의 A급 증폭기를 사용하는 영상왜곡보정장치와 유사한 특성을 얻을 수 있다.

### 【발명의 효과】

본 발명은 상기한 바와 같이, 프로젝션 텔레비전과 같은 영상디스플레이장치에 사용되는 영상왜곡보정장치에 전력 효율이 좋고 열발생이 적은 D급 증폭기를 사용하면서도, 2폴 1제로의 제어방법에 의해 D급 증폭기가 갖는 스위칭 딜레이와 스위칭 노이즈를 크게 감소시켰다.

128> 이상에서는 본 발명의 바람직한 실시예에 대해서 도시하고 설명하였으나, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자라면 누구든지다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게된다.

### 【특허청구범위】

## 【청구항 1】

컨버전스 요크를 제어하는 영상왜곡보정장치에 있어서,

디스플레이장치에 영상신호를 주사시 발생하는 컨버전스왜곡을 보정하기 위한 컨 버전스 보정값을 산출하되, 상기 컨버전스 요크가 갖는 위상 및 이득을 보정하여 출력하 는 보정값생성부;

상기 컨버전스 보정값에 대해 D급 증폭을 수행하는 증폭부; 및

상기 증폭부에서 증폭된 상기 컨버전스 보정값을 기초로 상기 영상신호에 대응되는 전자범의 경로를 제어하는 컨버전스 요크;를 포함하는 것을 특징으로 하는 영상왜곡보 정장치.

### 【청구항 2】

제1항에 있어서,

상기 컨버전스 요크와 상기 보정값생성부 사이에 마련되며,

상기 전비전스 요크에서 출력되는 노이즈를 차동증폭에 의해 감소시키는 피드백센 성부;를 더 포함하는 것을 특징으로 하는 영상왜곡보정장치.

# 【청구항 3】

제2항에 있어서,

상기 보정값생성부는,

상기 디스플레이장치에 인가되는 수평 및 수직동기신호에 동기되어 기설정된 컨버 전스 왜곡값을 출력하는 컨버전스모듈; 삼각파를 생성하는 삼각파생성부;

상기 컨버전스 왜곡값과 상기 피드백센싱부로 부터의 출력을 합성하는 합성부;

상기 합성부에서 출력되는 컨버전스 왜곡값과 상기 삼각파의 전위레벨을 비교하는 비교부; 및

상기 비교부의 비교결과에 따라 필스폭 변조신호의 형태를 갖는 상기 컨버전스 보 정값을 생성하는 필스 생성부;를 포함하여 이루어지는 것을 특징으로 하는 영상왜곡보정 장치.

### 【청구항 4】

·제3항에 있어서,

상기 합성부는,

상기 피드백센싱부의 출력을 입력으로 하는 제1저항;

상기 제1저항의 출력과 상기 컨버전스 왜곡값을 각각 부(-)입력과 정(+)입력으로 하는 연산증폭기;

상기 연산증폭기의 부(-)입력단자와 상기 연산증폭기의 출력단 사이에 직렬로 연결되는 제2저항 및 제1커패시터; 및

상기 연산증폭기의 부(-)입력단자와 상기 연산증폭기의 출력단 사이에 병렬로 연결되는 제2커패시터 및 제3저항;을 포함하는 것을 특징으로 하는 영상왜곡보정장치.

### 【청구항 5】

제4항에 있어서,

상기 합성부는,

$$H(S) = \frac{Z3}{R1} = \frac{R3 \cdot R2 \cdot C1S + R3}{R1R2R3C1C2S^2 + (R1 \cdot R3 \cdot C2 + R1 \cdot R2 \cdot C1 + R1 \cdot R3 \cdot C1)S + R1}$$

와 같은 전달함수를 갖는 것을 특징으로 하는 영상왜곡보정장치.

### 【청구항 6】

제5항에 있어서

상기 합성부의 전달함수는,

2폴(POLE) 1제로(ZERO)의 제어특성을 갖는것을 특징으로 하는 영상왜곡보정장치.

### 【청구항 7】

제6항에 있어서,

상기 증폭부와 상기 컨버전스 요크 사이에 마련되며,

상기 증폭부의 노이즈를 기설정된 값에 따라 소정량 감소시키는 저역통과필터;를 더 포함하는 것을 특징으로 하는 영상왜곡보정장치.

# 【청구항 8】

컨버전스 요크를 제어하는 영상왜곡보정방법에 있어서,

디스플레이장치에 영상신호를 주사시 발생하는 컨버전스왜곡을 보정하기 위하여 상기 컨버전스 요크가 갖는 위상 및 이득특성을 고려한 컨버전스 보정값을 산출하는 단 계;

상기 보정값에 응답하여 D급 증폭을 수행하는 단계; 및

상기 D급 증폭에 의해 소정의 자계를 형성하고, 형성된 자계에 의해 상기 영상신호에 대응되는 전자범의 경로를 제어하는 단계를 포함하는 것을 특징으로 하는 영상왜곡보 정방법.

### 【청구항 9】

제8항에 있어서,

상기 전자빔의 경로를 제어하는 단계는,

상기 자계를 형성한 전류에 대한 노이즈를 제거하는 단계;를 더 포함하는 것을 특 징으로 하는 영상왜곡보정방법.

### 【청구항 10】


제9항에 있어서,

상기 D급 증폭을 수행하는 단계는,


증폭된 상기 컨버전스 보정값을 저역통과 필터링하는 단계;를 더 포함하는 것을 특징으로 하는 영상왜곡보정방법.

【도면】


[도 1]




【도 2】




[도 3]




[도 4]




[도 5]




[도 6a]




【도 6b】




[도 7a]




[도 7b]




[도. 8]




[도 9]




[도 10]



[도 11]



[도 12]



【도 13】

